Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision | ||
| dtlab_t8 [2024/05/27 13:46] – [Die UART] svg jetzt im dokuwiki beckmanf | dtlab_t8 [2025/03/14 20:49] (current) – switch code server beckmanf | ||
|---|---|---|---|
| Line 17: | Line 17: | ||
| ==== VHDL toplevel top_uart ==== | ==== VHDL toplevel top_uart ==== | ||
| - | Die Datei [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | Die Datei [[https://caeis.etech.fh-augsburg.de/ |
| ==== Die UART ==== | ==== Die UART ==== | ||
| Line 41: | Line 41: | ||
| In Abbildung 2 ist das Timing der Schaltung für eine Bitdauer von drei Systemtakten dargestellt. Das wäre eine Baudrate von 16,6 MBit/s bei einer Systemtaktfrequenz von 50 MHz. Das wäre also viel zu schnell. So kann aber das Zusammenspiel der Komponenten " | In Abbildung 2 ist das Timing der Schaltung für eine Bitdauer von drei Systemtakten dargestellt. Das wäre eine Baudrate von 16,6 MBit/s bei einer Systemtaktfrequenz von 50 MHz. Das wäre also viel zu schnell. So kann aber das Zusammenspiel der Komponenten " | ||
| - | * Die Komponenten [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | * Die Komponenten [[https://caeis.etech.fh-augsburg.de/ |
| - | * Die [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | * Die [[https://caeis.etech.fh-augsburg.de/ |
| * Instantiieren Sie die Komponenten " | * Instantiieren Sie die Komponenten " | ||
| * Überprüfen Sie die Struktur mit dem RTL Viewer aus der Synthese | * Überprüfen Sie die Struktur mit dem RTL Viewer aus der Synthese | ||
| - | Die Testbench [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | Die Testbench [[https://caeis.etech.fh-augsburg.de/ |
| * Stellen Sie im Simulator sicher, dass das Signal " | * Stellen Sie im Simulator sicher, dass das Signal " | ||
| Line 52: | Line 52: | ||
| ==== baudcnt ==== | ==== baudcnt ==== | ||
| - | Das Modul [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | Das Modul [[https://caeis.etech.fh-augsburg.de/ |
| * Entwerfen Sie eine Architektur für " | * Entwerfen Sie eine Architektur für " | ||
| Line 62: | Line 62: | ||
| ==== uart_tx_shift ==== | ==== uart_tx_shift ==== | ||
| - | Das Modul [[https://gitlab.elektrotechnik.hs-augsburg.de/ | + | Das Modul [[https://caeis.etech.fh-augsburg.de/ |
| * Entwerfen Sie eine Architektur für das Modul " | * Entwerfen Sie eine Architektur für das Modul " | ||
| Line 78: | Line 78: | ||
| ==== Software auf dem Rechner ==== | ==== Software auf dem Rechner ==== | ||
| - | Auf dem Rechner wird ein Terminalprogramm benötigt, mit dem die Daten von der seriellen Schnittstelle angezeigt werden können. Auf Linux oder MacOS ist das " | + | Nach dem Einstecken des Modems erscheint unter / |
| - | * Unter Linux oder MacOS kann man " | + | Auf dem Rechner wird ein Terminalprogramm benötigt, mit dem die Daten von der seriellen Schnittstelle angezeigt werden können. |
| - | * Nach dem Einstecken des Modems erscheint unter / | + | |
| - | * Unter Linux muss man das terminal als root starten | + | * Unter MacOS ist '' |
| < | < | ||
| Line 88: | Line 88: | ||
| </ | </ | ||
| - | * Unter MacOS ist kein sudo notwendig | + | * Unter MS Windows kann [[https:// |
| + | |||
| + | * Unter Linux ist bei unseren virtuellen Maschinen '' | ||
| + | |||
| + | < | ||
| + | gtkterm --port / | ||
| + | </ | ||
| Stellen Sie auf dem FPGA Board über die Schalter verschiedende Zeichen ein und übertragen Sie das Zeichen an den Rechner. | Stellen Sie auf dem FPGA Board über die Schalter verschiedende Zeichen ein und übertragen Sie das Zeichen an den Rechner. | ||
| + | Die [[https:// | ||