[[dtpr_versuch_8]]

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Next revision 		Previous revision
dtpr_versuch_8 [2011/12/01 11:13]
beckmanf created 		dtpr_versuch_8 [2014/01/03 15:42] (current)
beckmanf [Zustandsautomat syncsm] - VHDL Automatencode eingefügt
Line 1: Line 1:
 ===== Versuch 8 ===== ===== Versuch 8 =====
 +
 +Drucken Sie die Checkliste {{:​dtpr-checkliste-v8.pdf}} aus. 
  
 ==== Zustandsautomat syncsm ==== ==== Zustandsautomat syncsm ====
Line 16: Line 18:
   * Stellen Sie eine Zustandsübergangstabelle für den Automaten auf.    * Stellen Sie eine Zustandsübergangstabelle für den Automaten auf. 
  
-Die Zustandsübergangslogik ​könnte ​jetzt aus der Zustandsübergangstabelle abgeleitet und mit booleschen Gleichungen formuliert werden. ​Alternativ soll hier die Zustandsübergangslogik mit Hilfe eines Multiplexers umgesetzt werden.   ​+Die Zustandsübergangslogik ​kann jetzt aus der Zustandsübergangstabelle abgeleitet und mit booleschen Gleichungen formuliert werden. ​ 
 + 
 +  * Geben Sie die Zustandsübergangslogik ​und die Ausgangslogik als boolesche Gleichungen an.   
 +  * Skizzieren Sie Ihre Gesamtschaltung ​mit Speicher, Zustandsübergangslogik und Ausgangslogik.  
 + 
 +=== Erklärphase === 
 + 
 +Erklären Sie einer anderen Gruppe Ihren Entwurf.  
 + 
 +=== Designphase (syncsm, syncgen und vgatop) === 
 + 
 +Setzen Sie Ihren Entwurf in VHDL um.  
 + 
 +=== Verifikationsphase === 
 + 
 +  * Verifizieren Sie das Design im Simulator 
 +  * Verifizieren Sie das Design auf dem FPGA und messen Sie das hsync und vsync Timing 
 + 
 +=== Umsetzung mit VHDL Automatencode === 
 + 
 +  * Setzen Sie jetzt den Automaten mit VHDL um und verwenden Sie dazu die Beschreibung wie in play_rtl.vhd 
 +  * Verifizieren Sie den Automaten im Simulator  
 +  * Finden Sie mit Quartus die Anzahl der benötigten Flipflops für den Automaten heraus. 
  
  
  
  
  • dtpr_versuch_8.1322734419.txt.gz
  • Last modified: 2011/12/01 11:13
  • by beckmanf